存储系统的层次结构

存储系统的层次结构概述

存储系统的性能直接影响到整个计算机系统的性能。如何以合理的价格，设计容量和速度都满足计算机系统要求的存储器系统，始终是计算机系统结构设计中的关键问题之一。

人们对这三个指标的要求：容量大、速度快、价格低。

三个要求是相互矛盾的

解决方法：采用多种存储器技术，构成多级存储层次结构。

程序访问的局部性原理：对于绝大多数程序来说，程序所访问的指令和数据在地址上不是均匀分布的，而是相对簇聚的。
程序访问的局部性包含两个方面
- 时间局部性：程序马上将要用到的信息很可能就是现在正在使用的信息。
- 空间局部性：程序马上将要用到的信息很可能与现在正在使用的信息在存储空间上是相邻的。

下面仅考虑由M1和M2构成的两级存储层次：

存储容量S 一般来说，整个存储系统的容量即是第二级存储器M2的容量，即S=S2。

每位价格C $C=\frac{C\_1S\_1+C\_2S\_2}{S\_1+S\_2}$ 当$S_1<<S_2$时，$C\approx C_2$。

命中率H

命中率：CPU访问存储系统时，在M1中找到所需信息的概率。 $H=\frac{N\_1}{N\_1+N\_2}$
- N1 ── 访问M1的次数
- N2 ── 访问M2的次数
不命中率：F＝1－H

平均访问时间TA 分两种情况来考虑CPU的一次访存：

当命中时，访问时间即为T1（命中时间）
当不命中时，情况比较复杂。不命中时的访问时间为：$T_2+T_B+T_1=T_1+T_M$ 其中$T_M=T_2+T_B$
- 不命中开销TM：从向M2发出访问请求到把整个数据块调入M1中所需的时间。
- 传送一个信息块所需的时间为TB。

考虑到命中和不命中的概率分别为H和1-H，故该存储系统的平均访存时间为 $T\_A=HT\_1+(1-H)(T\_1+T\_M)=T\_1+(1-H)T\_M$ 或 $T\_A=T\_1+FT\_M$

可以看成是由“Cache—主存”层次和“主存—辅存”层次构成的系统。从主存的角度来看

“Cache-主存”和“主存-辅存”层次的区别

比较项目

“Cache-主存”层次

“主存-辅存”层次

Cache是按块进行管理的。Cache和主存均被分割成大小相同的块。信息以块为单位调入Cache。相应地，CPU的访存地址被分割成两部分：块地址和块内位移。
- 主存块地址（块号）用于查找该块在Cache中的位置。
- 块内位移用于确定所访问的数据在该块中的位置。

Cache的基本工作原理示意图

映像规则有以下三种：

组相联：主存中的每一块可以被放置到Cache中唯一的一个组中的任何一个位置。
组相联是直接映象和全相联的一种折衷
组的选择常采用位选择算法
- 若主存第i 块映象到第k 组，则: k＝i mod（G）（G为Cache的组数）
- 设$G=2^g$，则当表示为二进制数时，k 实际上就是i 的低 g 位
- 低g位以及直接映象中的低m位通常称为索引。
n路组相联：每组中有n个块(n＝M/G )。　　n 称为相联度。　相联度越高，Cache空间的利用率就越高，块冲突概率就越低，不命中率也就越低。